Mittwoch, 14. April 2027. Du machst Kaffee, scrollst die Nachrichten. Reuters meldet, die chinesische Marine hat die Übungszone in der Taiwan-Straße erweitert. Quarantäne-Inspektionen für Frachter. Keine Kriegserklärung, nur „Routinemaßnahmen".
Donnerstag eröffnet NVDA mit minus 22 Prozent. Apple minus 14. Lloyd's London setzt das Kriegsrisiko-Premium für Taiwan-Routen aus, keine Versicherer, keine Reeder.
Freitag bekommst du eine Mail von Apple: dein iPhone-18-Pre-Order verzögert sich. Erwarteter Liefertermin „Q2 2028".
Samstag verdreifacht Anthropic die Claude-Max-Preise. „Reaktion auf die globale GPU-Knappheit." OpenAI folgt am Montag.
Sonntagabend zeigt dir dein Depot minus 38 Prozent im Halbleiter-Cluster. Du wusstest nicht, dass dein S&P-500-ETF zu rund 18 Prozent in NVIDIA, Apple und Broadcom steckt[35].
„Wir sind am Arsch — wenn TSMC stillsteht."
— meine , mit der ich diese Recherche gestartet habe. Die nächsten drei Akte prüfen sie.
Warum hängt so viel an genau dieser einen Firma?
Es ist nicht eine Firma. Halbleiter ist vier ineinander hängende Spielfelder: , , , . Auf jeder Stufe ein dominanter Player, kein Plan B. Vier hintereinander geschaltete Single-Source-Knoten: ZEISS, ASML, TSMC, Hsinchu. Jeder Knoten hängt physisch am Vorgänger.
| ZEISS SMT | ASML | TSMC | NVIDIA | Intel | |
|---|---|---|---|---|---|
| Was sie tun | Liefert die Optik für EUV-MaschinenSpiegel und Linsen, exklusiv an ASML | Baut die Belichtungs-MaschinenEUV- und -Lithografie-Equipment | Fertigt Chips für andere FirmenPure-Play-, designt nie selbst | Designt KI- und Gaming-Chips, lässt fertigen, ohne eigene | Designt UND fertigt selbst, gerade in schmerzhafter Pivot-Phase |
| Was macht sie besonders? | 50 Picometer Polier-Genauigkeit auf 30 cm Spiegel.Wäre der Spiegel so groß wie Deutschland, kein Hügel höher als 0,1 mm[△]. Diese Genauigkeit beherrscht niemand sonst. | Sechs Spitzen-Technologien parallel in einer Maschine, 30+ Jahre R&D-Moat.Plasma 40× heißer als Sonne + ZEISS-Spiegel-Optik + 100.000-Sensor-Vakuum + nm-präzise Wafer-Bühne. Wer das nachbauen will, müsste 5 von 6 Komponenten in HVM-Qualität neu erfinden — Patente alleine reichen nicht. | bei N3- ~80 %, Samsung ~50 %.Apple, NVIDIA, AMD und Qualcomm fertigen ihre Spitzen-Chips alle hier. Yield-Lücken in der Halbleiter-Geschichte schließen sich nie unter 5–7 Jahren. | Blackwell-GPU plus 18 Jahre CUDA-Software-Moat.Hardware-nahe gleichauf liegen AMD MI300 und Intel Gaudi, scheitern aber an der CUDA-Migration. ML-Code lässt sich nicht in 12 Monaten umschreiben. Marktanteil AI-Training bleibt > 80 %. | Aktuell nichts.18A-Node (~2 nm) seit Anfang 2026 in Risk-Production, Yield 10–15 %, externe Foundry-Kunden < 1 %. Erfolg möglich, aber heute steht Intel im Vergleich der vier anderen Spalten ohne Trumpf da. |
| Geschäftsmodell | Exklusiv-Zulieferer; ASML hält 24,9 % Anteile, gemeinsame R&D-Roadmap | Equipment-Monopol, lange Order-Zyklen, hohe Margen | Pure-Play-Foundry, hohe Margen über Leading-Edge-Premium | Fabless, Margen aus IP plus CUDA-Software-Lock-In | IDM-Mix; Foundry-Sparte als zweites Standbein |
| Marktanteil Leading-Edge | ~100 % EUV-Optik weltweit | ~100 % EUV-Maschinen | ~70 % gesamt-Foundry ~92 % bei ≤ 5 nm Logic | > 80 % AI-Training-Chips | < 1 % externe Foundry, kein Leading-Edge für Dritte |
| Umsatz 2025 | ZEISS-Konzern ~11 Mrd EUR SMT-Sparte ~3 Mrd EUR geschätzt | 32,7 Mrd EUR[12] | 122,5 Mrd USD | 215,9 Mrd USD FY26 (Feb 2025 — Jan 2026) | 52,9 Mrd USD schwächstes Jahr seit 2010 |
| Top-Kunden | ASML (exklusiv für EUV) | TSMC, Samsung, Intel, SK hynix, Micron | NVIDIA (19 %), Apple (17 %), AMD, Qualcomm, Broadcom, MediaTek | Microsoft, Meta, Amazon, Google, Oracle, xAI | Eigene Produkte plus rund 12 externe Pilot-Kunden |
| HQ-Sitz | Oberkochen, Deutschland | Veldhoven, Niederlande | Hsinchu, Taiwan | Santa Clara, USA | Santa Clara, USA |
Vier Tiers, vier Knoten — kippt einer, bricht die Kette ab dieser Stufe.
Hier liegen die Logik-Chips für KI, neue iPhones, High-End-Smartphones und Server-CPUs. Wer in diesem Markt sitzt, fertigt die Chips, von denen NVIDIA-Blackwell, Apple-M und Qualcomm-Snapdragon abhängen.
TieferSicht 2 · Gesamt-Foundry-Markt (alle Knoten zusammen, nicht nur Spitze)
Wenn man alle Auftrags-Fabs zusammenzählt — Spitzen-Chips, ältere Auto-Chips, Memory, Mikrocontroller. TSMC bleibt dominant, aber der Abstand ist kleiner als bei der Spitze. Die zweite Reihe wird sichtbar.
Drei Vorsprünge, die TSMC zum Single-Point-of-Failure machen.
Die Tabelle erklärt das Spielfeld. Sie erklärt aber nicht, warum TSMC so weit vorne ist und warum diese Position kein Zufall ist. Drei harte Vorsprünge zeigen das.
TieferWas steckt eigentlich in einem modernen Chip? — durchgespielt am Apple M3 Max
Nimm den Chip in einem aktuellen MacBook Pro (der Nachfolger M4/M5 ist sehr ähnlich gebaut). Fünf Fakten machen klar, in welcher Größenordnung TSMC eigentlich fertigt. Apple M3 Max wird verwendet, weil die Zahlen öffentlich sind[38] — NVIDIA Blackwell ist nochmal größer.
Das ist nicht „Computer werden schneller". Das ist Hardware in der Größenordnung subatomarer Strukturen, die auf Femtosekunden-Ebene synchron arbeitet — und beim ersten Versuch korrekt herauskommen muss. Genau das ist der Grund, warum es weltweit nur einen Ort gibt, der das in Volumen stabil hinbekommt.
Vorsprung 01 · YieldBei 50 Prozent Yield wird nur jeder zweite Chip voll funktionsfähig. Der Rest fällt aus, wird als günstigere Variante verkauft oder ist Ausschuss. Samsung schafft das nicht stabil, TSMC liegt sicher über 80 Prozent.
Vorsprung 02 · KundenabhängigkeitApple und NVIDIA haben praktisch keinen Plan B. Wenn TSMC kippt, kippen zwei komplette Industrien mit.
Können Apple oder NVIDIA woanders fertigen lassen? Theoretisch ja, praktisch nicht unter 12 Monaten:
- Chip-Designs sind TSMC-spezifisch. Re-Design, Re-Verification und Re-Tape-out bei Samsung-3nm kosten 3–9 Monate und Hunderte Millionen Dollar.
- Samsung-Yields sind ungefähr halb so gut. Stückpreis steigt entsprechend.
- Worst-Case-Fallback: TSMC-Arizona auf 4–5 nm bleiben. Ein bis zwei Node-Generationen zurück. Performance, Akkulaufzeit und AI-Leistung gehen damit Jahre verloren.
Plus-Risiko · klicken zum Aufklappen ist der dritte Knoten in der Kette
TSMC fertigt die Logik-Chips, ASML liefert die Belichtung — aber moderne KI-Chips brauchen noch eine dritte kritische Komponente: . Eine NVIDIA Blackwell ohne HBM ist eine teure Heizplatte.
- SK hynix dominiert mit rund 50 Prozent Marktanteil, Samsung folgt mit ~35 Prozent, Micron knapp 15 Prozent[16]. Alle drei sitzen in Asien (Südkorea, USA-Werke nur für Standard-DRAM).
- HBM3E und HBM4 sind komplett ausgebucht. NVIDIA hat SK hynix' Kapazität für Blackwell und Rubin bis 2026 reserviert. Wer keinen Slot hat, bekommt keine AI-GPU — egal wie viele Wafer TSMC fertigen könnte.
- HBM-Stack wird per CoWoS-Packaging auf den Logik-Die gesetzt. Fällt CoWoS aus, fällt HBM-Nutzung aus. Fällt HBM aus, ist die ganze Blackwell-Produktion tot, selbst wenn alle anderen Stationen laufen.
Es ist also keine reine Drei-Knoten-Kette (TSMC, ASML, SK hynix) — jeder Knoten kann allein die GPU-Pipeline killen. Aber für die Hauptthese (TSMC + ASML als Single-Point-of-Failure) ist HBM die zusätzliche Versicherungs-Frage, nicht der Kern.
TieferWer könnte TSMC ersetzen? Drei Kandidaten — keiner reicht vor 2028.
Wenn TSMC der Single-Point-of-Failure ist, müsste irgendwo die Zweit-Quelle stehen. Drei Kandidaten kommen theoretisch in Frage: Intel (USA, IDM-Pivot), Samsung Foundry (Südkorea) und China-SMIC. Bei allen drei reicht ein Blick auf Yield, Trust und Equipment, um zu sehen: keiner ersetzt TSMC. Und während sie aufholen, fährt TSMC selbst die nächste Generation hoch.
Kein Kandidat ersetzt TSMC — weder 2028 noch 2030.
- Yield-Lücke: 18A bei rund 10-15 Prozent Yield (Industrie-Schätzung Ende 2025). Intel kontert mit Defect-Density < 0,4 Defects/cm², die Lücke zu TSMC-N3 ist trotzdem substantiell.
- Finanzieller Schaden: Foundry Q4 2025 mit 2,5 Mrd USD Verlust. Konzern 2025: 52,9 Mrd USD Umsatz, das schwächste Jahr seit 2010. Intel Magdeburg im September 2024 zunächst nur verschoben, im Juli 2025 endgültig cancelled (30 Mrd EUR Investment, davon 10 Mrd EUR staatliche Subvention)[31].
- IDM-Trust-Problem: Apple, NVIDIA und AMD geben Intel keine kritische IP — Intel ist gleichzeitig Konkurrent in PC- und Server-CPUs.
- Zeit bis Parität: 3-5 Jahre und 30-50 Mrd USD zusätzlich, Konzern-Strategie unter Lip-Bu Tan seit März 2025 fokussiert auf 14A.
- Yield-Lücke: 3nm-Yield bei rund 50 Prozent gegen TSMC ~90 Prozent (TrendForce Mai 2025[3]). 40 Prozentpunkte Abstand bei der entscheidenden Generation.
- Marktanteil: 7,2 Prozent Foundry-Total, einstellig bei Leading-Edge ≤ 3nm. Tesla-Mega-Deal 16,5 Mrd USD für AI6-Chips bis 2033 (Samsung fertigt AI6, TSMC fertigt AI5) stabilisiert Auslastung[30].
- Captive-Bias: 3nm wird inzwischen fast nur für Samsung-interne Chips verwendet. Externe Kunden (Qualcomm, Google, NVIDIA-Blackwell) sind zu TSMC gewechselt.
- Zeit bis Parität: 2-3 Jahre theoretisch, aber unwahrscheinlich — Trust und Yield fehlen gleichzeitig.
- Yield-Lücke: 5nm-Yield bei rund 33 Prozent, 5nm-Wafer ~50 Prozent teurer als bei TSMC.
- Equipment-Embargo: Keine EUV-Maschinen wegen US-Exportkontrollen. DUV- ist möglich, aber sehr ineffizient.
- Eigener Equipment-Aufbau: SMEE-EUV-Prototyp 2025 gezeigt, frühestens 2028, realistisch 2030.
- Zeit bis Parität: 5-10 Jahre — und für Apple/NVIDIA aus politischen Gründen nicht verfügbar.
Was ASML besonders macht, und warum dieser Pfeiler noch enger ist
Wenn du TSMC verstehen willst, musst du ASML verstehen. Ohne ASML-Maschinen kann TSMC keine Spitzen-Chips fertigen. Und ASML gibt es nur einmal. Hier der Kern in 3 Sätzen, dann die Zahlen.
EUV steht für „Extreme Ultraviolet": Licht mit 13,5 Nanometer Wellenlänge, weil normales UV-Licht (193 nm) zu „dick" ist, um Strukturen unter 7 Nanometer zu zeichnen. EUV-Licht herzustellen ist absurd schwer: Ein CO2-Laser feuert 50.000-mal pro Sekunde auf winzige Zinn-Tröpfchen und zündet sie zu einem Plasma, das ungefähr 40-mal heißer ist als die Sonnenoberfläche. Aus diesem Plasma wird über Spezialspiegel (alles patentiertes ZEISS-Glas, auf Atomgenauigkeit poliert) der Lichtstrahl auf die Chip-Wafer geleitet. Wer das nicht hat, kann keine Chips unter 7 Nanometer fertigen.
Eine Lokomotive in einer Reinraumhalle — für 200 Millionen.[12]
- Größe wie eine Lokomotive, ~180 Tonnen (NXE:3600D, aktuelle Volumen-Generation). Der High-NA-Nachfolger EXE:5200B im Bild wiegt ab ~150 Tonnen.
- Über 100 000 Einzelteile. 250 Ingenieure brauchen rund 6 Monate, um eine einzige Maschine zu bauen.
- Versand: 3 Cargo-Boeing-747 plus mehrere LKWs pro NXE-Maschine. Für High-NA-EXE: ein Cargo-Flugzeug plus Trucks für rund 250 Einzel-Kisten.
- ~170 Mio EUR pro NXE-Maschine. Die High-NA-Nachfolger (EXE:5200B im Bild): ~350 Mio EUR.
- 40 bis 60 EUV-Maschinen pro Jahr baut ASML weltweit. Nicht pro Monat. Pro Jahr.
+ Die Maschine, aufgeklappt Was in einer EUV-Maschine eigentlich passiert — in sechs Modulen
Jedes dieser Module ist einzeln schon Spitzentechnologie. Erst alle sechs zusammen ergeben eine Maschine, die Strukturen unter 5 Nanometer fertigen kann. Wer ASML kopieren will, muss alle sechs gleichzeitig kopieren.
-
01
Lichtquelle
Cymer · USA · ASML-Tochter seit 2013
Ein CO2-Laser feuert 50.000-mal pro Sekunde auf winzige Zinn-Tröpfchen. Die Tröpfchen verdampfen zu einem Plasma — etwa 40-mal heißer als die Sonnenoberfläche. Aus diesem Plasma stammt der EUV-Strahl mit 13,5 nm Wellenlänge.
-
02
Kollektor-Spiegel
ZEISS SMT · Deutschland
Der allererste Spiegel hinter der Lichtquelle — er fängt das EUV-Plasma-Licht ein und bündelt es zu einem nutzbaren Strahl. Beschichtet mit ~50 Lagen Molybdän/Silizium, jede einzelne nur wenige Atome dick. Sonst absorbiert der Spiegel das EUV-Licht statt es zu reflektieren.
-
03
Reticle / Photomaske
Photronics, DNP · Japan · spezialisierte Mask-Shops
Die „Druckvorlage" für den Chip. Auf einer Quarz-Platte ist das Schaltkreis-Muster eingearbeitet — vier-mal größer als auf dem fertigen Chip, weil die Projektions-Optik das Bild verkleinert. Eine einzige Maske kostet 250.000-500.000 USD und ist nur für ein einziges Chip-Design.
-
04
Projektions-Optik
ZEISS SMT · Deutschland
Ein System aus 6 bis 11 Spezialspiegeln, das das Reticle-Muster auf den Wafer projiziert und dabei 4-fach verkleinert. Jeder Spiegel ist auf 0,1 Nanometer Unebenheit poliert — auf die Fläche Deutschlands hochgerechnet entspricht das einer maximalen Bodenwelle unter 0,1 Millimeter.
-
05
Wafer-Stage
ASML eigen · NL · plus VDL ETG (NL)
Bewegt den 300-mm-Wafer in Bahnen unter dem Lichtstrahl — bis zu 150 mm pro Sekunde, mit Nanometer-Treffsicherheit. Die Maschine misst zigtausend mal pro Sekunde nach, korrigiert Vibrationen, kompensiert Wärme-Drift. Selbst leichte LKW-Erschütterungen im Außenbereich wären eine Belichtungs-Katastrophe.
-
06
Vakuum + Steuerung
ASML · ~44.000 Mitarbeiter, ~100.000 Einzelteile
EUV-Licht wird von Luft sofort absorbiert. Die gesamte optische Strecke läuft im Hochvakuum (~10⁻⁹ mbar — milliardenfach besser als Atmosphärendruck). Mehr als 100.000 Sensoren regeln Strahllage, Temperatur, Mechanik in Echtzeit.
Sechs Spitzen-Technologien parallel. Patente reichen nicht — die Lichtquelle muss tatsächlich 50.000 Plasma-Pulse pro Sekunde stabil halten, die Spiegel müssen tatsächlich atomgenau geschliffen sein. Wenn ein einziges der sechs Module zwei Klassen unter dem ASML-Niveau ist, gibt es keinen brauchbaren Chip. Das ist der eigentliche Moat.
Fazit ASML + ZEISS ASML hält 100 % EUV-Monopol weltweit, ZEISS 100 % der EUV-Optik exklusiv für ASML — die zwei Knoten vor TSMC. Bricht ZEISS, steht ASML still. Steht ASML still, kann TSMC nicht fertigen. Die Kette läuft nur in eine Richtung, und sie hat keine Reserven.
TieferKommt China an ASML ran? Bullen gegen Bären, 5 zu 5.
Das EUV-Monopol ist die provokativste Stelle der ganzen These. Wenn China oder ein Konsortium ASML einholt, fällt der Single-Point-of-Failure weg. Das ist die optimistische Lesart. Die pessimistische: In absehbarer Zeit kommt da niemand ran. Beide Seiten haben harte Argumente. Hier die ehrlichen 5 gegen 5.
Wie wahrscheinlich ist der Bruch — wirklich?
Median bleibt die Grauzone, die schon läuft. Voll-Krieg ist das Tail-Risk: niedrige Eintritts-W'keit, aber bei Eintritt doppelt so schwer wie COVID. Drei Eskalations-Szenarien sind plausibel, mit Wahrscheinlichkeits-Tendenz im 5-Jahres-Fenster — bewusst als Tendenz, nicht als Punkt-Schätzung. Seriöse Quellen vermeiden Punkt-Schätzungen genau aus diesem Grund (CFR 2026 nennt für eine Cross-Strait-Krise eine W'keit >50 %[8], ohne sie weiter zu fassen; CSIS-Wargames[6] betonen, dass die Trefferquote vom Verhalten einzelner Akteure abhängt).
Blockade / Quarantäne
- China braucht keinen Sieg, nur Druck — graduell eskalierbar und de-eskalierbar.
- Wargames-Vorgeschichte: in den 26 CSIS-Blockade-Spielen entstehen wiederholt Eskalations-Pfade, die schwer einzudämmen sind[23].
- 2024-2025 ist die Frequenz von ADIZ-Übungen real gestiegen, die Eskalations-Treppe steht.
- Lloyd's-War-Cover bricht sofort weg — China-Exporte werden mit-bestraft.
- US-Reaktion innerhalb 72 Stunden sehr wahrscheinlich (CSIS-Annahme).
- China hat ohne ASML-Equipment selbst keine Spitzen-Chip-Versorgung.
Voll-Invasion
- Burns 2023: Xi habe die PLA bis 2027 in Invasions-Bereitschaft beordert[32].
- CCP-Legitimität ist an „Wiedervereinigung" gekoppelt — innenpolitischer Druck steigt.
- Stochastische Eskalation aus Naval-Incident möglich (vgl. Hainan 2001).
- 83 % der China-Experten halten Invasion vor 2030 für unwahrscheinlich; Pentagon: kein fixer Timeline-Befehl an Xi[9].
- Mark Liu (TSMC): „Nobody can control TSMC by force" — die Fab wäre tot, der Preis ist null.
- CSIS-Wargames: alle Szenarien enden mit chinesischen Verlusten oberhalb der Schwelle, die Xi tragen kann.
Grauzone / Status-quo-Erosion
- Risikoarm für China, fast unattributierbar (Subseekabel-Vorfälle sind kaum nachweisbar).
- Erodiert Taiwans Investitions-Klima ohne militärische Schwelle.
- Eskalations-Treppe bleibt offen — graduell ausbaubar bis Blockade.
- Sofort-Effekt zu schwach für CCP-Innenpolitik („nichts erreicht").
- Treibt USA und Japan in härtere Verteidigungs-Allianz mit Taiwan.
- Beschleunigt TSMC-Diversifikation (Arizona, Kumamoto, Dresden) — Silicon Shield erodiert.
„Nobody can control TSMC by force. If you take a military force or invasion, you will render TSMC factory not operable, because this is such a sophisticated manufacturing facility." — Mark Liu, damals TSMC-Chairman, CNN Fareed Zakaria GPS, 31. Juli 2022[10]
TieferAndere Risiken: Erdbeben, Cyber, IP-Diebstahl — relevant, aber nicht dominant.
Erdbeben: 03. April 2024 Magnitude 7,4 (USGS[36]; Taiwan CWA 7,2), stärkstes Beben seit 25 Jahren. TSMC: 70 Prozent Tool-Recovery in 10 Stunden, EUV unbeschädigt, volle Erholung nach 3 Tagen, Q2-Marge-Hit nur -50 Basispunkte. TSMC hat mehr Erfahrung mit schweren Erdbeben als jede andere Halbleiter-Fab — und ist genau deshalb robust dagegen. Erdbeben sind nicht das Hauptrisiko.
Cyber: WannaCry-Variante 2018, Schaden 170 Mio USD, Q3-Revenue -3 Prozent, Recovery in Tagen. Aber: ein staatlich gesteuerter Angriff (China-APT oder Nordkorea-Lazarus) auf EUV-Steuerungssoftware wäre ein anderes Spiel.
IP-Diebstahl: China läuft seit Jahren systematische Anwerbe-Kampagnen gegen TSMC-Ingenieure. Effekt: SMIC hat 7nm geschafft, aber nicht in TSMC-Qualität. Langsame Erosion, kein Sofort-Schaden.
Drei Privat-Anker für das wahrscheinlichste der drei Szenarien (Welt-BIP −5 %, ~5 Bio USD Schaden im ersten Jahr). Bei Voll-Invasion verdoppelt sich der Effekt grob.
Warum eskaliert es trotzdem nicht? Die Anreize aller sechs Akteure.
Die drei Szenarien oben haben keine harte Wahrscheinlichkeit, weil die Eintritts-Wahrscheinlichkeit aus den Anreizen der Akteure folgt. Jeder relevante Akteur hat einen Hebel und ein Risiko. Wer unilateral abweicht, verliert mehr als er gewinnt. Genau das ist das „Silicon Shield": keine Eigenschaft eines einzelnen Chips, sondern ein Gleichgewicht aus wechselseitigen Anreizen.
| Akteur | Was wollen sie? | Hebel | Risiko |
|---|---|---|---|
| USA Washington · Silicon Valley | Inländische Kapazität für Spitzen-Chips. China im Lithografie-Rückstand halten. | Trump rollt den CHIPS Act zurück, während Zölle gleichzeitig Onshoring verlangen — Druck ohne Anreiz. | |
| China Peking · Shanghai (SMEE) | Selbstversorgung. „Made in China 2025" Ziel 70 %, Realität ~35 %. | Wenn sie Taiwan militärisch nehmen, ist TSMC tot. ASML-Equipment haben sie auch nicht. Eigenes EUV Jahre vom Serienstart entfernt. | |
| Taiwan Taipeh · Hsinchu | Status quo halten. Lai Ching-te (DPP): TSMC ist Hebel und Schwachstelle gleichzeitig. | KMT + TPP blockieren Lais Defense-Budget. Silicon Shield erodiert durch Arizona-Investments (März 2025 weitere +100 Mrd USD[28]). | |
| Niederlande / EU Veldhoven · Oberkochen | ASML-Marge halten, EU-Souveränität nach außen demonstrieren, nicht zwischen USA und China zerrieben werden. |
|
Intel Magdeburg cancelled Juli 2025 (zuvor 30 Mrd EUR Investment geplant)[31]. EU Chips Act realisiert 13,75 Mrd EUR vs. 33,7 Mrd USD US-Grants. EU-Auditor: 20-%-Ziel bis 2030 „sehr unwahrscheinlich". |
| NVIDIA Santa Clara | Mehr CoWoS-Kapazität, schneller. Diversifikation als Hedge, kein Wechsel von TSMC. |
|
Single-Point-of-Failure Taiwan. NVIDIA verkauft Blackwell so schnell, wie TSMC sie bauen kann. Wenn TSMC kippt, kippt NVIDIA mit. |
| TSMC selbst Hsinchu | Margen halten, Geopolitik aussitzen, alle Großkunden bedienen. Keine Festlegung als Vasall. |
|
Arizona zu groß → Silicon Shield brüchig. Arizona zu klein → Trump-Zoll. Taiwan fällt → Firma sowieso tot. |
Warum das System hält, und was es brechen würde
Pro · es hält
- Über 2 Bio USD direkte Disruption + 1,6 Bio USD jährlicher Revenue-Verlust bei Chip-Verbrauchern (Rhodium Group[2]): China braucht TSMC-Chips selber.
- Mutually Assured Financial Destruction: eine Major-Krise über Taiwan hätte finanzielle Konsequenzen, bevor der erste Schuss fällt (CSIS „Scared Strait"[37]).
- Eine gescheiterte Taiwan-Invasion könnte CCP-Herrschaft destabilisieren. Xi riskiert das nicht in der wirtschaftlich schwächeren Phase.
Contra · es bricht
- Mark Lius eigene Aussage: Wenn invadiert wird, ist die Fab tot. Die Drohung wirkt nur vor Eskalation, nicht während.
- Arizona-Drain: Je mehr TSMC US-Fabs hat, desto kleiner wird der Marginal-Wert von Hsinchu.
- Stochastische Eskalation: Hainan-2.0, abgestürztes US-Aufklärungsflugzeug, gerammtes Schiff. Das System ist eine fragile Robustheit — stabil im Median, mit dickeren als 2020.
Vier konkrete Hebel — Hygiene statt Panik.
Wenn der Schock kommt und Apple, NVIDIA und dein Tool-Stack gleichzeitig wackeln, hilft nur Vorbereitung. Die Konzentration auf TSMC, ASML und Hsinchu ist aus 40 Jahren Effizienz-Logik entstanden, nicht aus böser Absicht. Genau das macht sie schwer abzuwickeln. Das System reparieren ist nicht in deiner Hand. Dein eigenes Exposure prüfen, das schon. Vier Hebel, umsetzbar an einem Wochenende.*
- 01 Multi-LLM-Strategie für deine Tools. Nicht nur ChatGPT oder nur Claude. Mindestens zwei Anbieter parallel haben, damit du bei einem Rate-Limit oder Preisschub innerhalb von Tagen umsteigen kannst. Cursor, Aider und LibreChat machen Modellwechsel relativ leicht. Drei Workflows pro Woche bewusst auf den Zweit-Anbieter routen, damit du im Ernstfall nicht erst lernen musst. Wie ich das selbst gemacht hab: Cloud mit Antigravity aufsetzen.
- 02 Lokale Modelle als Hedge installieren. Llama 3.3, Mistral, Qwen laufen auf einem Mac mit über 32 GB RAM oder einer 4090. Reicht für rund 70 Prozent der Use-Cases. Nicht als Primär-Tool, aber als Backup, wenn Cloud-Inference rationiert wird. Einmal eingerichtet, nicht mehr im Weg.
- 03 30-Minuten-Stress-Test für deinen Stack. Nimm dir eine halbe Stunde und gehe die fünf Tools durch, die du täglich benutzt. Frag bei jedem: wenn der Anbieter morgen Rate-Limits einführt oder den Preis verdreifacht, was ist mein Plan? Drei Klassen: (a) habe Backup parat, (b) kann in zwei Wochen migrieren, (c) wüsste nicht was tun. Klasse (c) ist die wirkliche Tail-Risk-Liste. Wer das nie aufgeschrieben hat, ist im Ernstfall überrascht. Und das ist der vermeidbare Teil.
- 04 Aktien-Klumpenrisiko nachrechnen. Wenn dein Depot AI- oder Tech-ETFs hat: schau in die Top-10. Wenn NVDA + TSM + ASML + AAPL + AMD + AVGO zusammen über 30 Prozent ausmachen, hast du ein konzentriertes Halbleiter-Exposure, das du eventuell nicht bewusst eingegangen bist. Bei TSMC-Stillstand alles korrelierte Verluste. Was du damit machst, ist deine Sache und im Zweifel die deines Finanzberaters. Das hier ist die Aufforderung, es einmal selbst zu rechnen.
„Wir sind am Arsch — wenn TSMC stillsteht."
Stimmt — und zwar mehr als ich vorher gedacht hatte. Es ist nicht eine Firma. Vier hintereinander geschaltete Single-Source-Knoten: ZEISS, ASML, TSMC, Hsinchu. Jeder einzelne ohne echten Zweitanbieter. Bricht einer, bricht der ganze Stack ab dieser Stufe. Selbst der schnellste Aufholer braucht 2 bis 3 Jahre, der langsamste 25 bis 30 — eine ganze Generation.
Stimmt — aber unwahrscheinlicher, als die meisten denken. Genau weil USA, China und Taiwan bei einem Bruch alle drei mehr verlieren als gewinnen, hält das Gleichgewicht. Genau deshalb sagen Doomsday-Stimmen den Crash seit Jahren voraus (eigentlich seit Jahrzehnten), und genau deshalb ist er bisher nicht eingetreten. Das System ist eine fragile Robustheit: stabil im Median, mit dickeren als die letzten 20 Jahre.
Kein Grund zur Panik. Aber ein Grund, Portfolio, Tech-Stack und Watchlist einmal ehrlich anzuschauen, bevor der Mittwoch im April 2027 da ist.
* Dieser Artikel ist redaktioneller Journalismus, keine Anlageberatung. Ich habe keine BaFin-Lizenz und gebe keine persönlichen Empfehlungen zu Wertpapieren. Die Hebel sind Reflexionsangebote — wer konkret investiert oder umschichtet, zieht einen zugelassenen Finanzberater hinzu.